PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-142972

(43)Date of publication of application: 02.06.1995

(51)Int.Cl.

H03K 5/13 G01R 13/34 G02B 6/00 H01P 1/00 H01P 3/02 H03K 5/12

(21)Application number: 03-322541

(71)Applicant:

IWATSU ELECTRIC CO LTD

. 03-322341

cant :

KAMIYA TAKESHI

(22)Date of filing:

11.11.1991

(72)Inventor:


ISHIGURO ISAO

KOBAYASHI YUZURU KAMIYA TAKESHI

(54) HIGH SPEED DELAY PULSE GENERATOR

(57)Abstract:

PURPOSE: To obtain a high speed delay pulse without jitter and drift. CONSTITUTION: When a trigger signal is impressed to an input terminal 10, a laser diode 13 is driven to obtain a light pulse, and a mobile prism 25 varies the length of an optical path to obtain the delayed light pulse from a mirror 19. It becomes an irradiating light 29 to irradiate a high speed pulse generator 40, which includes a photoconductor, a nonlinear transmission path and a shorter. The rradiation light 29 irradiates the photoconductor to generate an electric pulse to be impressed to the nonlinear transmission path. There, many diodes are arranged between a central conductor and the ground so as to give a large delay time to the signal of small voltage and a small delay time to large voltage to obtain a high speed pulse signal. Then, the pulse signal is wave-formed. Consequently, an output terminal 99 can obtain the high speed delay pulse without jitter and drift.



LEGAL STATUS

[Date of request for examination]

22.10.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3255440

[Date of registration]

30.11.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-142972

(43)公開日 平成7年(1995)6月2日

(51) Int.Cl. ⁶		識別記	号	庁内整理番号	FΙ						技術表	示箇所
H03K 5/	13											
G01R 13/	34		Z	8203-2G								
			Α	8203-2G								
G 0 2 B 6/	00	3 2 1		6920-2K								
H01P 1/	00		Α								_ '.	•
				宋龍査審	未請求	請求項	真の数7	FD	(全	8 頁)	最終頁	こ続く
(21)出願番号	特	顏平3-322	541		(71)	出願人	00000	0181				
							岩崎道	面信機株	式会社	:		
(22)出願日	平	平成3年(1991)11月11日					東京都	邓杉並区	久我山	11丁目	7番41号	
					(71)	出願人	59127	2859				
				•]		神谷	武志				
							東京都杉並区宮前1丁目11番地4号					
					(72)	発明者	石黒	功				
					İ		東京都	邓杉並区	久我山	11丁目	7番41号	岩崎
							通信	農株式会	社内			
					(72)	発明者	小林	識				
							東京	邓杉並区	久我山	11工目	7番41号	岩崎
							通信	農株式会	社内			
					(74)	代理人	弁理:	上 内田	公三	例	1名)	
											最終頁	に続く


(54) 【発明の名称】 高速遅延パルス発生器

(57)【要約】

【目的】 ジッタおよびドリフトのない高速遅延パルスを得ること。

【構成】 トリガ信号が入力端子10に印加されると、レーザ・ダイオード13を駆動して光パルスを得、移動プリズム25により光路長を可変してミラー19から遅延した光パルスを得る。これは照射光29となって高速パルス発生器40を照射する。ここには、フォト・コンダクタ、非線形伝送路、ショータが含まれている。照射光29はフォト・コンダクタを照射して電気パルスを発生し、非線形伝送路に印加される。ここには、多くのダイオードが中心導体とグランド間に配され、小さな電圧の信号に対しては大きな遅延時間を、大きな電圧に対しては小さな遅延時間を与えて、高速のパルス信号を得る。これを波形整形する。

【効果】 ジッタおよびドリフトのない高速遅延パルスを出力端子99に得る。



10

2

【特許請求の範囲】

【請求項1】トリガ信号を印加されて立上り時間の速い 光パルスを発生する光パルス発生手段(11,12,1 3)と、

前記光パルスの光路長を変化せしめて伝搬時間を可変して遅延した光パルスを得るための光パルス可変遅延手段(18,25)と、

前記遅延した光パルスを受けて電気伝導度を変化して電 気パルスを得るためのフォト・コンダクタ手段(52) と、

伝送される前記電気パルスの振幅の小さな部分に対しては大きな遅延時間を示し、振幅の大きな部分に対しては小さな遅延時間を示して、印加された前記電気パルスの立上り時間よりも高速の立上り時間を示す高速パルス信号を得るための非線形伝送手段(55)と、

前記高速パルス信号の波形を整形して幅の狭い高速遅延パルスを得るための波形整形手段(71,80)とを含む高速遅延パルス発生器。

【請求項2】前記光パルス発生手段が、

前記トリガ信号を印加されて所定のパルス幅および振幅 のパルスを発生するパルス発生手段 (11) と、

前記パルス発生手段からのパルスを受けて増幅するため のパルス増幅手段(12)と、

前記パルス増幅手段からの増幅されたパルスにより駆動されて前記光パルスを発生するためのレーザ・ダイオード(13)とを含む請求項1記載の高速遅延パルス発生器。

【請求項3】前記光パルス可変遅延手段が、

前記光パルスの光路長を変化せしめるための光学系(1 8,25)と、

前記光学系を所定の位置関係に移動せしめるためのスライド・ステージ(26)とを含む請求項1記載の高速遅延パルス発生器。

【請求項4】前記波形整形手段が、方向性結合器(71)を含んでいる請求項1記載の高速遅延パルス発生器。

【請求項5】前記波形整形手段が、ショータ(80)であり、前記フォト・コンダクタ手段の出力側が特性インピーダンスで終端(53)されている請求項1記載の高速遅延パルス発生器。

【請求項6】前記フォト・コンダクタ手段と、前記非線 形伝送手段と、前記波形整形手段とが同一の半導体基板 (41, 42)上に集積されている請求項1記載の高速 遅延パルス発生器。

【請求項7】前記非線形伝送手段が、平面伝送路であるコプレーナ線路のセンタ・コンダクタ (59) とグランド・パターン (97) との間に最適の間隔で最適の個数のダイオードが前記電気パルスの印加によって逆バイアス電圧が大きくなるように配置されている請求項1記載の真神遅延パルス窓生器

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はトリガ信号に対して遅延した高速のパルスを発生する高速遅延パルス発生器に関する。さらに具体的には、時間の基準となるトリガ信号などに対してジッタおよびドリフトが実質的にない遅延した立上りおよび立下り時間の極めて速いパルスを発生する高速遅延パルス発生器を提供せんとするものである。

[0002]

【従来の技術】トランジスタやICなどの高速化によって、高速の信号が扱われ、伝送路は広帯域化されている。このような高速の回路素子や伝送路およびそれらを用いたシステムを試験するためには、広帯域のサンプリング・オシロスコープが必要となる。この広帯域化のためには、極めて幅の狭いサンプリング・パルスが必要であり、トリガ・パルスから正確に遅延し、その遅延量は指示に従って可変されなければならない。

【0003】従来の高速遅延パルス発生器を回路構成を示す図8およびその各部の波形を示す図9を用いて説明する。

【0004】図8の左方から、図9(b)に示すトリガ 信号がR-Sフリップフロップ31のセット端子Sに印 加され、(c)に示す出力を得て、これが(a)に示す 時間の基準(スタート点)となるクロック信号が印加さ れているJ-Kフリップフロップ32に印加される。J -Kフリップフロップ32は図9(d)に示す出力によ ってそれまでオン状態にあったスイッチ33をオフにす る。するとコンデンサ35には定電流源34から電流が 供給されて、(e)に示すのこぎり波を発生し、コンパ レータ36の一方の端子に加えられる。一方、外部から のラッチ信号と遅延時間を指示する遅延データはラッチ 回路38に印加され、D/A変換器39の出力レベルを 設定し、これがコンパレータ36の他方の端子に印加さ れて、(e)に示すのこぎり波と比較される。遅延デー タNまたはOによってレベルしnあるいはLo が設定さ れると、(e) に示すのこぎり波がレベル Ln あるいは Lo を越えた瞬間コンパレータ36は(f)に示す

(a) のクロックからの遅延時間 T m あるいは T o において遅延パルス信号を出力する。この遅延パルス信号を図示していないパルス増幅器および波形整形器で処理してサンプリング・パルスを得ている。遅延パルス信号は遅延回路 3 7 を介して R - S および J - K フリップフロップのリセット端子 R にも印加され、リセットする。

【0005】遅延パルスを得るには、遅延線路や遅延素 子を組合せて用いる方法もある。

【0006】高速の立上り時間を有するパルスを得るにはエサキ (トンネル)・ダイオードやステップ・リカバリ (スナップオフ)・ダイオードを用いたパルス発生回 8xxxx

3

[0007]

【発明が解決しようとする課題】サンプリング・パルス の幅が狭い程、それを用いたサンプリング回路の帯域幅 は広いものとなるから、サンプリング・オシロスコープ の時間軸を決定する遅延パルス発生器への要求も厳しい ものとなる。

【0008】すなわち、高速の立上りおよび立下り時間 を持ったパルス信号の遷移をサンプリング・オシロスコ ープにより観測する場合、高精度で高時間分解能が要求 される。また、高速信号処理システムのタイミング依存 10 性や位相マージンを観測する場合には、クロック信号 (図9 (a))と遅延時間(図9 (f)のTx またはT o) を高分解能で正確に設定できなければならない。

【0009】図8に示した回路では、遅延データにもと づいて定めたレベルとのこぎり波がコンパレータで比較 されることによって、所定の遅延後に遅延信号を発生さ せている。ところがコンパレータ内部では熱雑音等の影 響でコンパレート・レベル(図9 (e)のLx あるいは Lo)が揺らいでいる。したがって、この揺らぎにより 遅延信号に時間揺らぎであるジッタおよびドリフトが発 20 生するという解決されねばならない課題が残されてい た。

【0010】遅延線路や遅延素子である受動素子を使っ て遅延時間を変化せしめるためには、多種多量の遅延線 路あるいはデバイスが必要となり、遅延時間を長くする と表皮効果等の高周波ロスによる波形歪から、遅延時間 が大きくなるにしたがって出力波形の歪が大きくなり、 遅延時間に誤差が生じるという解決されねばならない課 類が残されていた。

【0011】市販のエサキ(トンネル)・ダイオードを 用いたパルス発生器では非常に高速の立上り時間25p s (10-12 秒) 以下のパルスを発生することができる が、振幅電圧が400mVと他の電子回路を駆動するた めの信号源としては振幅が十分ではない(たとえば米国 ピコセカンドラボラトリ社製パルス発生器TD110 7)。市販のスッテプ・リカバリ(スナップオフ)ダイ オードを用いたパルス発生器は10数ボルトの電圧を発 生することができるが、立上り時間は45psとエサキ (トンネル)・ダイオードを用いたパルス発生器ほど高 速ではない(たとえば米国ピコセカンドラボラトリ社製 40 パルス発生器4050)。

【0012】本発明はこのような問題点を根本的に解決 し、時間のスタート点となるトリガ信号あるいはクロッ ク信号に対して所定の遅延時間をもった高速信号の発生 を可能にするものである。

[0013]

【課題を解決するための手段】時間のスタート点を示す トリガ信号により立上り時間の速い光パルスを発生する 光パルス発生手段と、この光パルスの光路長を変化せし **从ナ仁柳吐悶む可亦し ナ海紅した业パルフむ俎てた从の**

光パルス可変遅延手段と、遅延した光パルスを受けて電 気伝導度を変化して電気パルスを得るためのフォト・コ ンダクタ手段と、伝送される電気パルスの振幅の小さな 部分に対しては大きな遅延時間を示し、振幅の大きな部 分に対しては小さな遅延時間を示して印加された電気パ ルスの立上り時間よりも高速の立上り時間を示す高速パ ルス信号を得るための非線形伝送手段と、高速パルス信 号を波形整形して幅の狭い高速遅延パルスを得るための 波形整形手段とを設けた。

[0014]

【作用】高速遅延パルスの遅延は、光パルスの光路長を 可変することにより得ているから、遅延時間におけるジ ッタやドリフトは全く生じない。遅延した光パルスはフ ォトコンダクタ手段において電気パルスに変換される が、この電気パルスの立上り時間は十分に小さなもので はない。これが非線形伝送手段により、十分に小さな立 上り時間の高速パルス信号に変換され、波形整形手段に おいて十分に幅の狭い高速遅延パルスに整形されるか ら、ジッタやドリフトのない正確に所定時間可変遅延さ れた高速遅延パルスを得ることが可能となった。

30

【実施例】本発明の一実施例を図1にその各部の波形を 図2に示し説明する。

【0016】図1において、時間のスタートとなる基準 を示すトリガ信号(図2(a))がトリガ入力端子10 に印加されると、パルス発生器11においては所定のパ ルス幅のパルス(図2(b))を発生する。このパルス はパルス増幅器12において増幅され、その出力(図2 (c)) はレーザ・ダイオード13に印加される。

【0017】レーザ・ダイオード13はパルス電流の印 加により、立上り時間が数10ps程度の光パルスを発 生する(図2(d))。

【0018】光パルスは光ファイバ15aに導かれてレ ンズ16aにより平行光になり空間平行光17が光学固 定端18を通過し、空間平行光22として移動プリズム 25で折り返し空間平行光23として光学固定端18に 含まれたミラー19で反射されて空間遅延光パルス24 が得られる。

【0019】移動プリズム25はスライド・ステージ2 6に取り付けられており、ステージ制御部27からの制 御信号により移動して、移動プリズム25を矢印28の ように左右に移動せしめる。このスライド・ステージ2 6は、たとえば駿河精機(株)製のJ16-100X軸 ステージであり、2μmピッチで100mmの移動距離 が得られる。1ピッチ2μmの移動プリズム25の移動 により、空間平行光22, 23の光路長は4 µ m変化す る。この距離を遅延時間に換算すると、光速を3×10 ⁸ m/sとし、13.3fs (10⁻¹⁵ s) に相当す る。100mmの移動によって、667psの遅延時間 ナ.汨マーしおガニス

20

30

6

【0020】このようにして得られた空間遅延光パルス24は、レンズ16bによって集光されて光ファイバ15bに導かれ、レンズ16cによって集光されて、照射光29を得る。この照射光29は図2(e)に示され、遅延時間が小さい場合(図1の矢印28の右側に移動プリズム25がある場合)を実線で、大きい場合(図1の矢印28の左側に移動プリズム25がある場合)を破線で示している。この照射光29は高速パルス発生器40に含まれたフォト・コンダクタを照射する。

【0021】高速パルス発生器40の一実施例の回路図が図3に、その半導体基板上の配置図が図4に示されている。光パルスである照射光29が照射されるフォト・コンダクタ52は、各素子を集積化するための、ガリウム砒素あるいはインジウム燐の基板41上に構成されている。フォト・コンダクタ52の光照射時のコンダクタンスの遷移(コンダクタンスの変化の立上り時間)は非常に高速である。フォト・コンダクタ52にはバイアス電圧源51からのバイアスが印加されているために照射光29が印加されると、電気パルス(図2(f))を発生する。

【0022】この電気パルスのピーク電流は $50\sim60$ mA(50Ω 負荷に対して $2.5\sim3$ V)に達する。高速動作をするフォト・ダイオードの場合には、ピーク電流は1 mA程度しか得られないから、フォト・コンダクタ52に代えてフォト・ダイオードを使用することはできない。

【0023】このフォト・コンダクタ52の出力である 電気パルスはセンタ・コンダクタ59上を伝搬して非線 形伝送路55を通過する。

【0024】非線形伝送路55は、基板41上に形成されたセンタ・コンダクタ59と、周辺のグランド・パターン97とによって構成されたコプレーナ伝送路に沿って最適間隔で最適数のダイオード部Dがバイアス電圧に対して逆バイアスされる向きに配置されている(参考文献 Appl. Phy. Lett. 54(11) 13 March 1989)。この非線形伝送路55のダイオード部Dの端子間の逆電圧が変化すると、その端子間の容量は図5に示すように変化する。すなわち、端子間の逆電圧が大きくなるにしたがってその静電容量は減少する。

【0025】伝送路の単位長あたりのインダクタンスを 40 L, キャパシタンスをCとすると、その伝送路の伝搬速度は、(LC) -1/2 で表わされる。ここで、この キャパシタンス C はダイオード部 D の接合容量(図5の端子間容量)と伝送路そのものの容量の和である。したがって、小さな振幅の信号に対しては、非線形伝送路55の伝搬速度は遅く、大きな振幅の信号に対しては伝搬速度は速くなる。フォト・コンダクタ52からの正の電気パルスの立上り近辺においては、たとえばショトキ・パリア・ダイオードであるダイオード部 D の逆電圧は小さく伝搬速度は遅いが 正の質気パルスが立上ろにつれて端 50

子間容量が減少して伝搬速度は速くなり、電圧の低い部分に対して電圧の高い部分が追いついて、非線形伝送路55の出力においてはその立上り時間は数psになる(図2(g))。

【0026】非線形伝送路55の出力である高速パルス信号は、特性インピーダンス50 Ω のセンタ・コンダクタ59により方向性結合器71へ導かれる。ここには結合線路72,73が並行しており、センタ・コンダクタ59に接続された結合線路72の他端側の端子79には50 Ω の終端器78が接続される。他方の結合線路73の近端は出力端子99に接続され、ここから高速遅延パルスが得られる。結合線路73の他端は50 Ω の終端器77(図4では斜線部)で終端されている。

【0027】非線形伝送路55側からセンタ・コンダク タ59を介して印加される高速パルス信号の幅は、方向 性結合器71の伝搬時間である結合時間よりは大きく、 これが方向性結合器71に印加されて、出力端子99に 得られる高速遅延パルスのパルス幅は方向性結合器 7 1 の伝搬時間である結合時間に等しく、高速遅延パルスの 前縁および後縁ともにその遷移時間は非線形伝送路55 からの高速パルス信号の前縁部の遷移時間(立上り時 間)に等しくなるように波形整形されて、出力端子99 には高速遅延パルス (図2(h)) が得られる。ここで 図2(f), (g), (h)の破線で示した波形は、そ れぞれ実線で示した波形よりも大きな遅延時間を移動プ リズム25の移動により与えられたときの波形である。 図4のボンディング・ワイヤ74、75はコプレーナ線 路の奇モードの発生を抑制するために効果があり、出力 端子99に得られる高速遅延パルスの波形の乱れを少な くするのに役立つ。

【0028】図6は高速パルス発生器40の他の実施例の回路図が、図7にはその回路の要部を形成した半導体基板上の配置図が示されている。図6および図7においては、図3および図4に示した構成要素に対応したものには同じ記号を付した。図6の要部の各構成要素は図7の基板42上に形成されており、ここでは非線形伝送路55からセンタ・コンダクタ59を介して印加される高速パルス信号を波形整形するためのショータ80が用いられ、ショータ80からの反射パルスを吸収するための終端器53(図7の斜線部で示した53)がフォト・コンダクタ52の出力部のセンタ・コンダクタ59とグランド・パターン97との間に設けられている。

【0029】ショータ80には、ショート・スタブ8 1,82が含まれ、その先端はそれぞれコンデンサ8 5,86でグランド・パターン97に接続されている。 この各ショート・スタブ81,82をパルス信号が往復 する時間が、出力端子99に得られる高速遅延パルスの パルス幅(図2(h))となる。ここでコンデンサ8 5,86はパルス信号に対しては完全にショート・スタ ブ81 89をグランド1. 冬くのダイオード部Dの直 流バイアス電圧を接地から防ぐようにしている。これによってダイオード部Dの特性を検査することもできる。ボンディング・ワイヤ87,88はコプレーナ線路の奇モードの発生を抑制するのに効果があり、出力端子99に得られる高速遅延パルスの波形の乱れを少なくするのに役立つ。

【0030】図4および図7の非線形伝送路55に含まれた多くのダイオード部Dの構造は図7の一点鎖線の円のダイオード部D1あるいは楕円のダイオード部D2に示されている。

【0031】ダイオード部D1においては、センタ・コンダクタ59とグランド・パターン97との間にダイオード91,92が設けられている。ダイオード部D2においては、基板41または42の断面が示されており、センタ・コンダクタ59の下部にダイオード93が設けられ、その両側のグランド・パターン97の下部にオーミック・コンタクトされている様子が抵抗95,96として表わされている。ここでオーミック・コンタクトを用いない場合には、両側のグランド・パターン97の下部にもダイオードが形成されてしまい、好ましくないか205である。

【0032】以上の説明においては、遅延時間の可変は 図1の移動プリズム25を移動することにより実現する 場合を説明したが、光ファイバ15aあるいは15bの 長さの異なるものを光スイッチを用いて切替えて、遅延 時間の大きなレンジ切替えを併用することができること も当業者にとって明らかであろう。

[0033]

【発明の効果】以上の説明から明らかなように、パルス 信号の時間遅延を光学系によって行なうのでジッタおよ 30 びドリフトが実質的に全くなく、波形の劣化が起こら ず、時間遅延を高分解能で行なうことができる。

【0034】フォト・コンダクタと非線形伝送路と波形整形手段である方向性結合器あるいはショータを同一基板上に集積化しているために回路間に多くのコネクタあるいは多くのボンディング・ワイヤを使う必要がないので、多重反射や波形の劣化を起こさずにすみ、高速な遷移時間をもった遅延パルス信号を得ることができる。また、光パルス源としてレーザ・ダイオードを使うことができるので、任意のパルス間隔でパルス発生でき、小型化かつ安定に動作することができる。このような特徴からサンプリング・オシロスコープなどのサンプリング・パルスに応用すれば、従来に比較して非常に高速な遷移時間をもつ信号を観測することができる。また、高速信号処理システムにおいても高分解能でタイミング依存性や位相マージンを精度良く知ることができる。したがって、本発明の効果は極めて大きい。

【図面の簡単な説明】

【図1】本発明の一実施例を示す回路構成図である。

【図2】図1の各部の波形を示す波形図である。

【図3】図1の構成要素である高速パルス発生器の一実 施例の回路図である。

【図4】図3の高速パルス発生器の要部を形成した半導体基板上の配置図である。

【図5】図3および図4の構成要素である非線形伝送路 に含まれたダイオードの端子間の逆電圧に対する端子間 容量の変化を示す静電容量特性図である。

【図6】図1の構成要素である高速パルス発生器の他の 実施例の回路図である。


0 【図7】図6の高速パルス発生器の要部を形成した半導体基板上の配置図およびそこに含まれたダイオードの構造図である。

【図8】従来例を示す回路構成図である。

【図9】図8の回路各部の波形を示す波形図である。

【符号の説明】

- 10 トリガ入力端子
- 11 パルス発生器
- 12 パルス増幅器
- 13 レーザ・ダイオード
- 15a, 15b 光ファイバ
 - 16a, 16b, 16c レンズ
 - 17 空間平行光
 - 18 光学固定端
 - 19 ミラー
 - 22, 23 空間平行光
 - 24 空間遅延光パルス
 - 25 移動プリズム
 - 26 スライド・ステージ
 - 27 ステージ制御部
- 0 28 矢印
 - 29 照射光
 - 31 R-Sフリツプフロップ
 - 32 J-Kフリツプフロップ
 - 33 スイッチ
 - 34 定電流源
 - 35 コンデンサ
 - 36 コンパレータ
 - 37 遅延回路
 - 38 ラッチ回路
- 3 9 D/A変換器
 - 40 高速パルス発生器
 - 41,42 基板
 - 51 バイアス電圧源
 - 52 フォト・コンダクタ
 - 5 3 終端器
 - 5 5 非線形伝送路
 - 59 センタ・コンダクタ
 - 71 方向性結合器
 - 72,73 結合線路
- 50 74, 75 ボンディング・ワイヤ



79 端子

80 ショータ

81,82 ショート・スタブ

85,86 コンデンサ

87,88 ボンディング・ワイヤ


91, 92, 93 ダイオード

95,96 抵抗

97 グランド・パターン


99 出力端子


D ダイオード部




[図3]

【図4】







【図7】



【図8】



[図9]



フロントページの続き

技術表示箇所

H 0 1 P 3/02 H 0 3 K 5/12

7402-5 J

(72) 発明者 神谷 武志

讲山首文朱冈马张 1 十口 1 1 单字 4 户